Il y a quelques jours, le président du groupe SK a déclaré que les clients demandaient 4 à 5 fois plus d'approvisionnement, mais que l'offre de plaquettes ne ferait que doubler d'ici 2030.
Cela m'a donc beaucoup intrigué, et je veux savoir si c'est vraiment vérifiable ou non. C'est pour le plaisir, mais je vais essayer de garder les calculs et les hypothèses aussi réalistes que possible (les ours détesteront toujours ça, mais c'est comme ça) et créer un modèle à partir de zéro.
D'abord, nous allons parler de l'offre actuelle et de la façon dont elle devrait (et pourrait) croître au cours des 4 prochaines années.
D'ici fin 2026, les Big 4 auront environ 2M WPM de capacité DRAM. Je m'attends à ce que cela passe à 4,8M WPM d'ici 2030, comprenant principalement du 1a/1b/1c/1d. Le 0a arrivera probablement sur le marché fin 2030 ou 2031.
Samsung
Samsung terminera 2026 avec environ 720k WPM de capacité DRAM.
Samsung ajoutera environ 70k WPM (150k WPM de capacité totale) à P4 d'ici 2027. P5 et P6/P5 Fab 2 sont des méga-usines avec une capacité nominale de 300k WPM supportant à la fois la DRAM et la NAND. Samsung aura probablement un ratio DRAM/HBM:NAND de 2:1, avec 200k WPM pour la DRAM et 100k WPM pour la NAND. P5 sera entièrement monté en puissance d'ici 2028 ou début 2029. P6/P5 Fab 2 sera complètement monté en puissance d'ici 2029 ou début 2030. La Yongin Fab 1 de Samsung aura environ 150-200k WPM de capacité DRAM d'ici 2030. Je m'attends à ce que Samsung et le gouvernement coréen accélèrent le développement de la Southwest/Gwangju Fab 1 Phase 1 et aient au moins 60k WPM de capacité d'ici 2030. Je m'attends à ce que Samsung ajoute environ 680K-730K WPM de capacité DRAM de 2027 à 2030, portant sa capacité DRAM totale à 1,40M-1,45M WPM.
SK Hynix
SK Hynix terminera 2026 avec environ 590k WPM de capacité DRAM.
SK Hynix ajoutera environ 50k WPM (90k au total) à M15X. Leur méga-usine Yongin Y1 aura 6 salles blanches supportant chacune 60k WPM de capacité DRAM. Je m'attends à ce qu'ils accélèrent le développement de la méga-usine Yongin Y2 et aient au moins 2 salles blanches prêtes d'ici 2030 (60k WPM de capacité chacune). Je m'attends également à ce que SK Hynix et le gouvernement coréen accélèrent la Southwest/Gwangju Fab 1 Phase 1 et aient au moins 60k WPM de capacité d'ici 2030. Je m'attends à ce que SK Hynix ajoute environ 590k WPM d'ici 2030 et double essentiellement la capacité totale à 1,18M WPM.
Micron
Micron terminera 2026 avec environ 375k WPM de capacité DRAM.
Micron montera en puissance la Hiroshima Fab à 150k WPM et la Manassas (D1a héritée) à 30k WPM. La Idaho Fab 1 de Micron aura environ 80k WPM de capacité DRAM, et Idaho Fab 2 aura également environ 80k WPM de capacité DRAM. La PSMC Tongluo Fab 1 ajoutera environ 45k WPM, et Fab 2 ajoutera encore 40k-45k WPM. Je m'attends à ce qu'ils accélèrent le développement de la méga-usine de New York et aient au moins 2 salles blanches prêtes d'ici 2030, chacune contribuant à 50k WPM. Micron ajoutera environ 400k-405k WPM de capacité d'ici 2030 et aura environ 775k-780k WPM de capacité DRAM totale.
CXMT & Chine
CXMT terminera 2026 avec environ 350k WPM de capacité DRAM.
La Chine est beaucoup plus difficile à modéliser et a le potentiel d'ajouter le plus de capacité, principalement parce que le temps de construction des salles blanches est d'environ 12 mois contre 21-24 mois dans le reste du monde. Le capital n'est pas un problème pour CXMT et YMTC. Comme le ROI d'une usine de mémoire est maintenant très élevé, son financement est extrêmement facile, avec des banques et divers fonds d'État qui se joignent à l'effort. Les choses se compliquent également car le gouvernement chinois force CXMT à transférer sa technologie DRAM à JHICC, Swaysure et à la filiale de YTMC, XMC, pour atténuer la pénurie. Swaysure vient de terminer la construction de ses 140k WPM à Shenzhen, et la Jinjiang Fab de JHICC dispose de suffisamment d'espace en salle blanche pour 120k WPM. Bien que seule la Phase 1 (60k WPM) sera achevée d'ici fin 2026, avec l'équipement installé. YMTC aura environ 50k WPM de capacité DRAM à la Wuhan Fab 3. Franchement, la plus grande contrainte pour la Chine est la disponibilité des outils de lithographie en ce qui concerne l'augmentation de la capacité. Si le MATCH Act est adopté et que les ventes de DUV sont interdites, cela fera dérailler les plans d'expansion de la mémoire de CXMT et de la Chine. Mais le SMEE DUVi a été expédié à CXMT et SMIC l'année dernière, et les tests bêta sont presque terminés, avec une production de masse commençant à partir de fin 2026 ou début 2027. Le DUVi de Yuliangsheng/SiCarrier devrait entrer en production de masse en 2028. Je ne m'attends pas à ce que la lithographie soit un facteur limitant pour la logique (5nm/7nm+) et la mémoire (D1a/D1b/D1z) après 2028, mais le MATCH Act peut certainement faire dérailler les plans à court terme. Citrini Research a publié un excellent rapport sur la mémoire chinoise il y a quelques jours (Citrini.com). Allez voir.
En gardant cela à l'esprit, mon modèle pour la Chine aura une large fourchette. Au minimum, CXMT devrait s'étendre à Hefei Fab 3 (100k WPM) et peut-être même développer une Fab 4 (100k WPM). La Shanghai Fab devrait passer de 50k à 400k d'ici 2030 (des rumeurs de 600k WPM circulent). La Beijing Fab devrait s'étendre à 200k WPM (des rumeurs de 400k WPM circulent). 600k WPM à Shanghai et 400k WPM à Pékin dépendront en grande partie de la demande de calcul chinoise et de la maturité du HBM de CXMT. CXMT développe une nouvelle ligne R&D, ce qui libérera environ 50k WPM de capacité globale à Hefei Fab 1 et Fab 2. CXMT peut potentiellement ajouter 600k-1,1M WPM de capacité DRAM et avoir une capacité totale d'environ 950k-1,45M WPM. Bien que la majorité de cette capacité soit en D1a, D1b, et peut-être environ 100k-150k WPM de capacité D1c avec l'aide de la DRAM 3D. YMTC a des plans jusqu'à Fab 8, et ils mettent rapidement en service plus de salles blanches (référez-vous à l'article Citrini.com pour plus d'informations). Je m'attends à ce qu'ils construisent une autre installation DRAM de 50k WPM, mais déterminer le potentiel de hausse est extrêmement difficile. La capacité DRAM de YMTC atteindra probablement 200k WPM. Swaysure et JHICC ont le soutien de Huawei et fournissent directement de la DRAM à Huawei. Huawei a d'énormes incitations à investir. Au minimum, ils auront 260k WPM de capacité DRAM d'ici 2030. Le potentiel de hausse est difficile à déterminer, car SiCarrier/Yuliangsheng est également un fabricant intégré de WFE, donc ils sont moins sensibles à la rareté du WFE.
Demande
En additionnant toute la capacité, nous arrivons à environ 4,8M WPM (scénario de base) de capacité DRAM. Cela pourrait atteindre 5,68M si la Chine est totalement sans contrainte et que la feuille de route HBM de CXMT est bien exécutée. Le Terafab d'Elon, les investissements américains de Samsung et SK Hynix ne sont pas inclus. Je crois personnellement que leurs investissements américains se concentreront sur le packaging HBM plutôt que sur les usines de mémoire, en échange de l'absence de droits de douane sur les semi-conducteurs pour la Corée. Les plaquettes HBM arriveront de Corée, seront empilées dans leur installation de packaging aux États-Unis, puis envoyées à l'installation de TSMC en Arizona.
Maintenant vient la partie amusante. Les ventes d'accélérateurs devraient atteindre 30 millions d'unités d'ici 2030. Je m'attends à ce que 15 millions d'accélérateurs aient en moyenne 1 To de HBM4e et que 15 millions d'autres accélérateurs aient en moyenne 1,5 To de HBM5. La demande totale sera de 15 EB de HBM4e et 22,5 EB de HBM5. Les CPU agentiques (nœud principal + autonomes) devraient atteindre un ratio CPU:GPU de 1:1 et avoir environ 2,5 To de mémoire DDR6 par CPU. Cela représentera environ 75 EB de demande. Les ventes de CPU cloud/IaaS généralistes passeront également à 25 millions par an (contre 20 millions en 2026). Ils auront en moyenne 1 To de mémoire DDR6 et constitueront environ 25 EB de demande. La demande de DRAM grand public est d'environ 17-18 EB en 2026. Je m'attends à ce qu'elle passe à 20 EB d'ici 2030 (bien que ce niveau de croissance signifie que les PC/smartphones IA n'ont pas décollé, ils devront se battre pour l'approvisionnement des centres de données IA. Je ne pense pas qu'ils gagneront). Nous avons donc une demande globale de 157,5 EB (75EB + 25EB + 22,5EB + 15EB + 20EB) d'ici 2030.
Comme vous pouvez le voir, je n'ai modélisé aucune demande de DRAM pour l'IA physique (humanoïdes et voitures autonomes), donc même si mes estimations de demande pour les centres de données et l'IA sont trop élevées (elles ne le sont pas), cela sera compensé par la demande d'IA physique. Les prévisions de demande de DRAM d'ASML pour 2030 sont d'environ 130 EB (croissance de 26 % CAGR en bits). L'offre était d'environ 37 EB en 2025 et devrait passer à 44 EB en 2026.
Hypothèses d'offre
D'abord, nous allons parler de la densité des nœuds. D1a = 0,32 Gb/mm2, D1b = 0,43 Gb/mm2, D1c = 0,56 Gb/mm2, D1d = 0,7 Gb/mm2. Je ne m'attends à aucun volume significatif de 0a avant 2030, donc nous l'exclurons. Sur notre scénario de 4,8M WPM, je m'attends à ce que 2,5M WPM soient dédiés au D1c pour supporter le HBM4e/5 (2,5M WPM des Big 3), 600K WPM dédiés au D1d, 870k dédiés au D1a (260k WPM de Swaysure/JHICC, 30k Micron, 400k de CXMT, 180k SK Hynix Wuxi), 700k WPM dédiés au D1b (400k de CXMT et 200k de YMTC, 100k WPM de Samsung) et CXMT pourrait avoir environ 150k WPM de capacité D1c via la DRAM 3D.
Vous savez peut-être que les puces HBM sont environ 35 % à 45 % plus grandes que les puces DDR5 de capacité équivalente, car les TSV et les E/S ultra-larges consomment plus de surface de silicium. Moins de puces tiennent par plaquette, et le traitement TSV et l'empilement réduisent fortement le rendement net. En combinant cela, environ 2,7 fois plus de capacité de plaquettes DRAM effective est nécessaire pour fournir le même nombre de bits de mémoire bons pour le HBM3E. Ce multiplicateur passe à 4x pour le HBM4E et encore plus pour le HBM5 car la largeur d'interface double de 2048 à 4096. Mais par souci de simplicité, nous ne considérerons qu'un multiplicateur de 4x.
Micron
Avec un rendement D1c de 95 %, nous avons besoin d'environ 31,91 millions de démarrages de plaquettes par an ou 2,66M WPM de capacité D1c pour produire environ 37,5 EB de HBM4E et HBM5. Je m'attends à ce que les Big 3 allouent environ 2,5M WPM de capacité, et Samsung pourrait convertir ses 100k WPM de capacité D1b en D1c.
Avec un rendement D1d de 85 % et une capacité de 600k WPM, 3,15 EB/mois ou 37,85 EB/an peuvent être produits. Avec un rendement D1b de 70 % et une capacité de 600k WPM (CXMT + YMTC), 1,596 EB/mois ou 19,14 EB/an peuvent être produits. Avec un rendement D1b de 95 % et une capacité de 100k WPM, 0,36 EB/mois ou 4,3 EB/an peuvent être produits. Avec un rendement D1a de 80 % et 660k WPM (400k CXMT et 120k WPM JHICC, 140k WPM), 1,493 EB/mois ou 17,91 EB/an de DRAM peuvent être produits. Avec un rendement de 95 % et 210k WPM (180k WPM Hynix Wuxi et 30k WPM Micron Manassas), 0,564 EB/mois ou 6,77 EB/an de DRAM peuvent être produits. Avec un rendement D1c de 60 % et une capacité de 150k WPM (DRAM 3D CXMT), 0,445 EB/mois ou 5,34 EB/an de DRAM peuvent être produits. En additionnant le tout, nous obtenons environ 91,31 EB/an d'offre de DRAM générale contre 120 EB/an de demande de DRAM.
Il est possible (du moins selon les rumeurs) que la Chine puisse s'étendre plus rapidement, avec CXMT étendant la Shanghai Fab à 600k WPM, la Beijing Fab à 400k WPM, et construisant Hefei Fab 4. YMTC ajoute 50k WPM de capacité DRAM à Fab 7 et Fab 8 chacun. JHICC mettra en œuvre ses plans Fab 2 (120K WPM), et Swaysure construira une autre usine de 140k WPM. Cela ajoutera encore 860k WPM de capacité D1b supplémentaire, et avec un rendement de 70 %, cela représentera environ 27,54 EB/an de capacité DRAM. Cela fera passer le marché de la DRAM d'un déficit de 28,69 EB à un déficit de 1,19 EB. Mais vous avez peut-être observé que je n'ai pas vraiment parlé de la demande chinoise de HBM (l'expansion des usines CXMT Shanghai et Beijing et la capacité YMTC/XMC en dépendent fortement). Je m'attends à ce que la Chine ait au moins 7 EB-10 EB/an de demande de HBM, et ces 860k WPM supplémentaires peuvent fournir environ 7 EB/an de demande.
Implications
Comme vous pouvez probablement le deviner, c'est extrêmement haussier pour la demande de WFE et la plus grande contrainte pour apporter environ 2,8M-3,66M WPM d'offre de DRAM supplémentaire. Deuxièmement, la Chine entrera également dans la chaîne d'approvisionnement de DRAM pour serveurs occidentaux, car la grande majorité de la capacité de plaquettes des Big 3 (70 %) sera consacrée à servir la demande de HBM, à moins qu'ils n'étendent plus rapidement. (J'ai déjà intégré une expansion accélérée pour les Big 3)
Taille du marché de la DRAM en 2030
Je m'attends à un déficit de 25 % pour le marché général de la DRAM. 91 EB/an d'offre contre 120 EB/an de demande. Le prix de vente moyen de la DRAM restera élevé et se situera probablement dans la fourchette de 1,5 $/Gb à 2,0 $/Gb. Le prix du HBM atteindra probablement 5 $/Gb à 6 $/Gb d'ici 2030. Sur cette base, la taille du marché général de la DRAM sera d'environ 1,10 T$ -1,46 T$ et le marché du HBM sera d'environ 1,50 T$ -1,80 T$. Le marché total de la DRAM sera d'environ 2,60 T$ -3,26 T$ (point médian 2,93 T$). Si le prix de vente moyen augmente encore, la taille du marché augmentera davantage.
Vous pouvez me contacter via citrini.com pour plus d'informations.
